PCT/JP03/08884

日本国特許庁 JAPAN PATENT OFFICE

14.07.03

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月 4日

RED'D 29 AUG 2003

WPO

出願番号 Application Number:

特願2003-027539

[ST. 10/C]:

[JP2003-027539]

出 顯 人
Applicant(s):

松下電器産業株式会社


PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

.

2003年 8月15日

今井康



特許庁長官 Commissioner, Japan Patent Office

【書類名】

特許願

【整理番号】

2037840169

【提出日】

平成15年 2月 4日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 1/00

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

伊藤 理恵

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

松野 則昭

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

角田 眞人

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【選任した代理人】

【識別番号】 100117581

【弁理士】

【氏名又は名称】 二宮 克也

【選任した代理人】

【識別番号】 100117710

【弁理士】

【氏名又は名称】 原田 智雄



【選任した代理人】

【識別番号】

100121500

【弁理士】

【氏名又は名称】 後藤 高志

【選任した代理人】

【識別番号】 100121728

【弁理士】

【氏名又は名称】 井関 勝守

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0217869

【プルーフの要否】

要



明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 集積回路と、

前記集積回路の上に形成され、前記集積回路に対する物理的な改変を防止する シールド配線層とを備え、

前記シールド配線層は、下部シールド配線と該下部シールド配線の上に形成さ れた上部シールド配線とを含み、

前記下部シールド配線と前記上部シールド配線との各配線の配置方向は互いに 交差していることを特徴とする半導体集積回路装置。

【請求項2】 集積回路と、

前記集積回路の上に形成され、前記集積回路に対する物理的な改変を防止する シールド配線とを備え、

前記シールド配線と前記集積回路における配線との各配線の配置方向は互いに 斜めに交差していることを特徴とする半導体集積回路装置。

【請求項3】 前記下部シールド配線及び上部シールド配線はそれぞれ複数 からなり、

前記複数の下部シールド配線又は前記複数の上部シールド配線のうちの少なく とも2本を電気的に接続すると共に、その接続先を変更できる切替回路をさらに 備えていることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項4】 前記シールド配線は複数からなり、

前記複数のシールド配線のうちの少なくとも2本を電気的に接続すると共に、 その接続先を変更できる切替回路をさらに備えていることを特徴とする請求項2 に記載の半導体集積回路装置。

【請求項5】 前記切替回路を複数備え、

前記複数の切替回路は、前記集積回路の上に互いの間隔が不規則となるように 設けられていることを特徴とする請求項3又は4に記載の半導体集積回路装置。

【請求項6】 前記下部シールド配線又は前記上部シールド配線のうちの少 なくとも一方は、電源線、接地線又は前記集積回路を制御する信号線と接続する



接続部を有していることを特徴とする請求項1、3及び5のうちのいずれか1項 に記載の半導体集積回路装置。

【請求項7】 前記接続部は、前記下部シールド配線又は前記上部シールド 配線のうちの少なくとも一方に複数設けられ、

前記複数の接続部は、前記集積回路の上に互いの間隔が不規則となるように設 けられていることを特徴とする請求項6に記載の半導体集積回路装置。

【請求項8】 前記下部シールド配線又は前記上部シールド配線のうちの少なくとも一方は、前記信号線と電気的に接続されることなく不規則に配置された複数のダミービアが形成されていることを特徴とする請求項7に記載の半導体集積回路装置。

【請求項9】 前記シールド配線は、電源線、接地線又は前記集積回路を制御する信号線と接続する接続部を有していることを特徴とする請求項2、4及び5のうちのいずれか1項に記載の半導体集積回路装置。

【請求項10】 前記接続部は前記シールド配線に複数設けられ、

前記複数の接続部は、前記集積回路の上に互いの間隔が不規則となるように設 けられていることを特徴とする請求項9に記載の半導体集積回路装置。

【請求項11】 前記シールド配線は、前記信号線と電気的に接続されることなく不規則に配置された複数のダミービアが形成されていることを特徴とする請求項10に記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ICカード等の、高セキュリティ性を要求され、物理的な改変を防止する手段を備えた半導体集積回路装置に関する。

[0002]

【従来の技術】

高いセキュリティ性が要求される半導体集積回路装置(LSI)において、回路に対して物理的な改変がなされ、その結果、装置の動作変更や機密情報の漏出等がなされることは大きな脅威である。



[0003]

これらの改変は、一般に、集束イオンビーム(Focused Ion Beam: FIB)装置を用い、LSIの上部にイオンビームを照射して、配線を切断すると共に配線金属を堆積し、切断された配線とその近傍に位置する他の配線とを電気的に接続することにより行なわれる。

[0004]

以下、従来のシールド配線を備えた半導体集積回路装置について図13を参照 しながら説明する。

[0005]

図13に示すように、半導体基板201には、MOSトランジスタ202が形成され、該MOSトランジスタ202の上にはそれを覆う第1の絶縁膜203が形成されている。第1の絶縁膜203には、第1のLSI配線204及び第2のLSI配線205が形成され、第1の絶縁膜203の上には、第2の絶縁膜205形成されている。これら半導体基板201、MOSトランジスタ202、第1の絶縁膜203、第1のLSI配線204、第2のLSI配線205及び第2の絶縁膜206をLSI機能部207と呼ぶ。

[0006]

LSI機能部207の上には、下層シールド配線211、第3の絶縁膜212、上層シールド配線213及び第4の絶縁膜214が順次形成されており、これら下層シールド配線211及び上層シールド配線213がLSIのシールド配線層215を形成している。

[0007]

回路に対する物理的な改変は、一般にLSIの上側、すなわち半導体基板201の反対側から行われるため、LSI機能部207の上にシールド配線層215を新たに設ける。従って、回路の改変は、上層シールド配線213及び下層シールド配線211を除去しないことには実行できないため、改変がより困難となる

[0008]

しかしながら、現在のFIB装置の性能は非常に高いため、これらのシールド



配線211、213を除去して回路の改変を行なうことは比較的に容易である。

[0009]

そこで、例えば、特許文献1には、LSIにシールド配線層に対する改変を検知する機能を設け、改変を検知した場合には、改変されたLSIを安全な状態に保つ方法が示されている。

[0010]

【特許文献1】

国際公開第00/28399号パンフレット

[0011]

【発明が解決しようとする課題】

下層シールド配線211及び上層シールド配線213の電位は、LSIが動作している間は所定の電圧レベルに固定されている。このとき、各シールド配線211、213と各LSI配線204、205との間にはそれぞれ寄生容量が生じることにより、信号の伝搬に遅延が生じる。

[0012]


さらに、図13に示すように、各シールド配線211、213は互いに平行にすなわち同一の方向に形成されており、このため、LSI配線が、第2のLSI配線205のように、シールド配線211、213と平行な方向に配置されている場合には寄生容量が大きくなり、一方、第1のLSI配線204のように、垂直な方向に配置されている場合には小さくなる。このように、各LSI配線204、205の配線の配置方向(敷設方向)によって、信号の遅延時間にアンバランスが生じてしまい、レイアウト設計が極めて困難になるという問題がある。その上、FIB装置を使用した配線の改変が容易になるという問題もある。

[0013]

さらに、シールド配線層 2 1 5 自体に物理的解析が行なわれた場合には、該シールド配線層 2 1 5 の電気的な接続が明らかになるという問題もある。

[0014]

本発明は、前記従来の問題を解決し、セキュリティ性が高い回路改変防止用のシールド配線を有しながら、レイアウト設計が容易な半導体集積回路を得られる



[0015]

【課題を解決するための手段】

前記の目的を達成するため、本発明に係る第1の半導体集積回路装置は、集積 回路と、集積回路の上に形成され、集積回路に対する物理的な改変を防止するシ ールド配線層とを備え、シールド配線層は、下部シールド配線と該下部シールド 配線の上に形成された上部シールド配線とを含み、下部シールド配線と上部シー ルド配線との各配線の配置方向は互いに交差している。

[0016]

第1の半導体集積回路装置によると、下部シールド配線と上部シールド配線と を含むシールド配線層は、下部シールド配線と上部シールド配線との各配線の配 置方向(敷設方向)が互いに交差しているため、集積回路の配線(LSI配線) に生じる寄生容量が平均化されるので、レイアウト設計が容易になる。

[0017]

本発明に係る第2の半導体集積回路装置は、集積回路と、集積回路の上に形成され、集積回路に対する物理的な改変を防止するシールド配線とを備え、シールド配線と集積回路における配線との各配線の配置方向は互いに斜めに交差している。

[0018]

第2の半導体集積回路装置によると、シールド配線と集積回路における配線と の各配線の配置方向は互いに斜めに交差しているため、シールド配線と集積回路 における配線との位置関係が複雑となるので、配線を改変する場合には、シール ド配線層の解析に多くの工数が必要となり、その結果、配線に対する物理的な改 変がより困難となる。

[0019]

第1の半導体集積回路装置は、下部シールド配線及び上部シールド配線がそれ ぞれ複数からなり、複数の下部シールド配線又は複数の上部シールド配線のうち の少なくとも2本を電気的に接続すると共に、その接続先を変更できる切替回路 をさらに備えていることが好ましい。



このようにすると、シールド配線層に対して物理的な解析を行なったとしても、該シールド配線層が実際にはどのように接続されているかの判定が不能となるため、セキュリティ性が格段に向上する。

[0021]

また、第2の半導体集積回路装置は、シールド配線が複数からなり、複数のシールド配線のうちの少なくとも2本を電気的に接続すると共に、その接続先を変更できる切替回路をさらに備えていることが好ましい。

[0022]

第1又は第2の半導体集積回路装置が切替回路を備えている場合に、該切替回路を複数備え、複数の切替回路は集積回路の上に互いの間隔が不規則となるように設けられていることが好ましい。このようにすると、シールド配線に対する物理的な解析がより困難となる。

[0.023]

第1の半導体集積回路装置において、下部シールド配線又は上部シールド配線 のうちの少なくとも一方は、電源線、接地線又は集積回路を制御する信号線と接続する接続部を有していることが好ましい。

[0024]

このようにすると、シールド配線層を全面的に剥離してしまうと、集積回路の 正常な動作が不能となるため、セキュリティ性が大きく向上する。

[0025]

この場合に、接続部は下部シールド配線又は上部シールド配線のうちの少なくとも一方に複数設けられ、複数の接続部は、集積回路の上に互いの間隔が不規則となるように設けられていることが好ましい。このようにすると、シールド配線層を全面的に剥離した後、接続部を再度接続する場合に、接続部の解析及び加工時間が増大するため、配線の改変に多くの工数が必要となるので、セキュリティ性が向上する。

[0026]

さらにこの場合に、下部シールド配線又は上部シールド配線のうちの少なくと



も一方は、信号線と電気的に接続されることなく不規則に配置された複数のダミービアが形成されていることが好ましい。このようにすると、レイアウト観察 (物理的解析)によって配線の再接続を行なう箇所を特定する場合に、接続箇所の特定が極めて困難となって解析時間が増大するため、セキュリティ性が大きく向上する。

[0027]

また、第2の半導体集積回路装置において、シールド配線は、電源線、接地線 又は集積回路を制御する信号線と接続する接続部を有していることが好ましい。

[0028]

この場合に、接続部はシールド配線に複数設けられ、複数の接続部は、集積回路の上に互いの間隔が不規則となるように設けられていることが好ましい。

[0029]

さらにこの場合に、シールド配線は、信号線と電気的に接続されることなく不 規則に配置された複数のダミービアが形成されていることが好ましい。

[0030]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0031]

図1は本発明の第1の実施形態に係るシールド配線を備えた半導体集積回路装置の断面構成を模式的に示している。

[0032]

図1に示すように、第1の実施形態に係る半導体集積回路装置10は、LSI 機能部11と、その上に形成されたシールド配線層22とから構成されている。

[0033]

LSI機能部11は、半導体基板12と第1の絶縁膜13とからなり、半導体基板12には、例えばMOSトランジスタ14を含む複数の回路素子が形成されている。第1の絶縁膜13には、第1のLSI配線15及び第2のLSI配線16が形成され、第1の絶縁膜13の上には、第2の絶縁膜17が形成されている



[0034]

シールド配線層22は、第2の絶縁膜17の上に順次形成された、下部シールド配線23、第3の絶縁膜24、上部シールド配線25及び第4の絶縁膜26により構成されている。

[0035]

第1の実施形態の特徴として、下部シールド配線23と上部シールド配線25 とがそれぞれ配置される配置方向(配線の敷設方向)は、互いに直交している。

[0036]


図2(a)は第1の実施形態に係る半導体集積回路装置におけるシールド配線 層とLSI配線との寄生容量を模式的に表わし、図2(b)は比較用であって、 従来の半導体集積回路装置におけるシールド配線とLSI配線との寄生容量を模 式的に表わしている。

[0037]

図2 (a) に示すように、第2のLSI配線16は、該第2のLSI配線16 の上に形成された下部シールド配線23とは互いに直交して配置され、下部シールド配線23の上に形成された上部シールド配線25とは平行に配置されている。このように、シールド配線層の下部シールド配線23と第2のLSI配線16とが互いに直行するように配置されているため、第2のLSI配線16と下部シールド配線23との対向面の面積が大幅に低減するので、第2のLSI配線16には、下部シールド配線23により生じる寄生容量が大幅に減少する。

[0038]

これに対し、図2 (b) に示す従来例の場合には、第2のLSI配線205が、下層シールド配線211及び上層シールド配線213のいずれに対しても平行に配置されており、各シールド配線211、213のいずれもが、第2のLSI配線204の配線長のすべてにわたって寄生容量が生じる対向面を持つため、第2のLSI配線205の寄生容量が大きくなる。逆に、シールド配線層から離れた第1のLSI配線層204の寄生容量は格段に小さくなり、前述したように、LSI配線によって、寄生容量のばらつきが大きくなる。



次に、図3に示すように、一例として、第1の実施形態に係る半導体集積回路 装置10が複数の回路A、B、Cと1つのクロック発生器31とを有している場 合の信号遅延を考える。

[0040]

図3に示す半導体集積回路装置10において、回路A、回路B及び回路Cに同期信号を供給するクロック発生器31は、各回路A、B、Cに対して、回路B、回路C及び回路Aの順に信号の伝搬距離が大きくなるように配置されている。ここで、回路Aと回路Bとは、配線長が①である第1の配線41と、配線長が②である第2の配線42とにより接続されており、回路Aと回路Cとは、配線長が③である第3の配線43により接続されている。また、クロック発生器31から回路Bまでは配線長が④である第4の配線44により接続されており、クロック発生器31から回路Cまでは、第4の配線44と配線長が⑤である第5の配線45とにより接続されている。

[0041]

この場合でも、従来例のように、上部シールド配線と下部シールド配線とを互いに平行に配置する場合は、すなわち、上部シールド配線と下部シールド配線とを、共に図3における左右方向に配置する場合は、第1の配線41、第4の配線44及び第5の配線45と、シールド配線とがいずれも平行に位置して寄生容量が大きくなるため、信号の遅延が大きくなる。

[0042]

この状態で、回路Aからは、クロック発生器31が出力する第1のクロック信号CLKAに同期して信号が送信され、また、回路B、Cは、第2のクロック信号CLKBに同期して回路Aからの信号を受信する場合を考えると、回路Aからの送信信号は、回路Cの配線長③が回路Bの配線長①+②よりも短いため、回路Cの方が回路Bよりも早く到着する。その上、シールド配線により生じる寄生容量によって第1の配線41を伝搬する信号の遅延量は2倍程度も大きくなるため、シールド配線を設けない場合と比較して、回路Aから回路Bと回路Cとにそれぞれ伝搬される送信信号の伝搬速度の差はさらに大きくなる。



[0043]

一方、受信側の回路B及び回路Cにおいて、回路Bのクロック発生器31からの配線長④は、回路Cのクロック発生器31からの配線長④+⑤よりも短いため、第2のクロック信号CLKBは回路Bの方が回路Cよりも早く到着する。その上、シールド配線により生じる寄生容量によって、第4の配線44及び第5の配線45の遅延量は非常に大きくなるため、シールド配線を設けない場合と比較して、クロック発生器31から回路Bと回路Cとにそれぞれ伝搬される第2のクロック信号CLKBの伝搬速度の差はさらに大きくなる。

[0044]

図4は、この場合の回路Aからの出力信号と第2のクロック信号CLKBとの動作タイミングを示している。図4に示すように、回路Cが、第2のクロック信号CLKBの立ち上がりのタイミングにおいて回路Aからの出力信号を受信する場合に、極めて大きなタイミングエラーが生じる。

[0045]


このタイミングエラーを防止するため、従来は、回路B及び回路Cが、回路Aからの送信信号を第2のクロック信号CLKBに同期して受信する場合には、クロック発生器31の配置位置を修正することによって、第2のクロック信号CLKBが最適なタイミングで回路B及び回路Cに入力されるようにするか、又は回路Aからの送信信号及び第2のクロック信号CLKBの系に配線の伝搬速度の差を吸収できるように遅延素子を挿入する。

[0046]

しかしながら、最適なクロック発生器31の配置位置を見つけるのは極めて困難であり、また、遅延素子を用いてタイミングを調整する場合には、本来不要な素子を付加するため、半導体集積回路のチップサイズが大きくなる。特に、シールド配線を一方向に合わせて配置する場合には、伝搬速度の差が大きくなるため、遅延素子を増加する必要が生じる。

[0047]

これに対して、本発明の第1の実施形態は、上部シールド配線と下部シールド 配線とを互いに直交するように配置するため、第1の配線41、第4の配線44



[0048]

また、信号の伝搬速度の差を調整する遅延素子も少なくて済むため、チップサイズの低減が可能となる。

[0049]

以上のように、第1の実施形態によると、シールド配線層22を構成する下部シールド配線23と上部シールド配線25と互いに直行する方向に配置することにより、各シールド配線23、25と各LSI配線15、16との間の寄生容量が大幅に減少するため、各LSI配線15、16の配線レイアウトが容易となるので、チップサイズの低減が可能となる。

[0050]

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

[0051]

図5 (a) 及び図5 (b) は本発明の第2の実施形態に係る半導体集積回路であって、図5 (a) はシールド配線の平面構成を示し、図5 (b) はシールド配線及びLSI配線を部分的に拡大した平面構成を示している。図5 (a) 及び図5 (b) において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0052]

図5 (a) に示すように、第2の実施形態に係るシールド配線52は、平面方形状を有する半導体集積回路装置(チップ)10の1つの対角線に対して平行に延びるように折り返しながら配置されている。ここで、シールド配線52は1層でも2層でもよい。また、上部シールド配線と下部シールド配線のように2層からなる場合には、各シールド配線の配置方向は互いに平行でもよく、また互いに直交していてもよい。



[0053]

図5 (a) に示すように、シールド配線52がチップ10の全面に、特に該チップ10の対角線に平行となるように配置した場合には、図5 (b) に示すように、第1のLSI配線15及び第2のLSI配線16が、チップ10の一側面に対して平行又は垂直に配置されている場合には、各LSI配線15、16における単位長さ当たりに生じる寄生容量が等しくなるため、第1のLSI配線15及び第2のLSI配線16に生じる遅延は互いに等しくなるので、集積回路におけるタイミング設計が非常に容易となる。

[0054]

次に、LSI配線に対して不正な加工(改変)が試みられようとする場合の一例について図面を参照しながら説明する。

[0055]

図6は従来例のようにシールド配線235とLSI配線230とが直交して配置された構成を採るとし、FIB装置を用いて、互いに隣接するLSI配線230同士が不正加工接続箇所241において電気的に接続され、続いて、接続されたLSI配線230における不正加工接続箇所241の近傍において不正加工切断箇所242が切断されようとする場合を考える。この場合には、シールド配線235により不正加工が検知されることを避けるため、シールド配線235のうちの不正加工接続箇所241の上側部分をあらかじめ除去しておき、不正加工接続箇所241を接続し、且つ不正加工切断箇所242を切断した後に、シールド配線235における不正加工接続箇所241の上側部分を再度接続する。

[0056]

従って、図6に示すように、従来の構成の場合には、あらかじめ除去しておく シールド配線235は1本で済む。

[0057]

これに対し、図7に示すように、第2の実施形態に係るシールド配線52を有する場合に、LSI配線16に対して不正な接続(不正加工接続箇所53)と不正な切断(不正加工切断箇所54)とを試みようとすると、3本のシールド配線52に対して削除すると共に、その後に再度接続する再接続処理が必要となる。



近年の微細化が著しく進んだ集積回路においては、このような微細な領域に複数の加工を行なうことは、FIB装置の性能が向上した現在でも極めて困難である

[0058]

従って、シールド配線52をLSI配線16の配置方向に対して斜めに配置することにより、微細な領域における加工箇所が増加する。このため、不正加工を行なう時間及び工数が増大し且つ高いスキルとが必要となるので、セキュリティ性の大幅な向上を図ることができる。

[0059]

以上説明したように、第2の実施形態に係る半導体集積回路装置は、第1のL SI配線15及び第2のLSI配線16の各配置方向に対してその上に設けるシ ールド配線52を斜めに配置することにより、各LSI配線15、16における 単位長さ当たりに生じる寄生容量が等しくなるため、各LSI配線15、16に 生じる信号遅延は互いに等しくなるので、タイミング設計が極めて容易となる。

[0060]

また、各LSI配線15、16とシールド配線52との各配置方向を斜めに配置することにより、不正加工に要する時間及び工数と高いスキルとが必要となるため、セキュリティ性が大きく向上する。

[0061]

(第3の実施形態)

以下、本発明の第3の実施形態について図面を参照しながら説明する。


[0062]

図8は本発明の第3の実施形態に係る半導体集積回路装置におけるシールド配線の切替回路の構成の一例を模式的に示している。

[0063]

図8に示すように、例えば8本のシールド配線60a、60b、…、60hにおけるそれぞれの一端部又は両端部は、各シールド配線60a~60h同士のそれぞれの電気的な接続を切り替える切替回路61と接続されている。

[0064]



[0065]

レジスタ65は、図示はしていないが、ビット0(b0)、ビット1(b1) 、…、ビット7(b7)の8ビット構成である。

[0066]


ビット 0 及びビット 1 は、第1のスイッチ回路 6 4 Aにおけるレジスタ 6 5 側の端子 6 3 a とシールド配線側の端子 6 2 a、 6 2 b 1 及び 6 2 c との接続状態を決定する。ビット 2 及びビット 3 は、第2のスイッチ回路 6 4 Bにおけるレジスタ 6 5 側の端子 6 3 b とシールド配線側の端子 6 2 d 及び 6 2 g との接続状態を決定する。ビット 4 及びビット 5 は、第3のスイッチ回路 6 4 Cにおけるレジスタ 6 5 側の端子 6 3 c とシールド配線側の端子 6 2 b 2 及び 6 2 e との接続状態を決定する。ビット 6 及びビット 7 は、第4のスイッチ回路 6 4 Dにおけるレジスタ 6 5 側の端子 6 3 d とシールド配線側の端子 6 2 f 及び 6 2 h との接続状態を決定する。

[0067]

第1のスイッチ回路64Aは、レジスタ65のビット0及びビット1の値によって、シールド配線側の端子62a、62b1及び62cのうちのいずれか1つをレジスタ65側の端子63aと接続する。また、第2のスイッチ回路64Bは、レジスタ65のビット2及びビット3の値によって、シールド配線側の端子62d又は62gをレジスタ65側の端子63bと接続する。これにより、シールド配線60a、60b及び60cのいずれか1つが、他のシールド配線60d又は60gと接続される。

[0068]

同様に、第3のスイッチ回路64Cは、レジスタ65のビット4及びビット5 の値によって、シールド配線側の端子62b2又は62eをレジスタ65側の端子63cと接続する。また、第4のスイッチ回路64Dは、レジスタ65のビッ



[0069]

以上のように、第3の実施形態に係る半導体集積回路装置は、複数のシールド 配線60a~60bの一端部又は両端部の接続を動的に変更可能な切替回路61 を有しているため、これらシールド配線60a~60hに対して物理的な解析が なされたとしても、各シールド配線60a~60hが実際にはどのように接続さ れているのかの物理的な解析が非常に困難となるので、セキュリティ性が大幅に 向上する。

[0070]

また、切替回路61を各シールド配線60a~60hの両端部に配置すると、 各シールド線同士の接続の組み合わせがより複雑となるため、セキュリティ性が さらに向上する。

[0071]

(第3の実施形態の一変形例)

以下、本発明の第3の実施形態の一変形例について図9を参照しながら説明する。

[0072]

図9に示すように、複数の切替回路61をシールド配線60の端部に限らず、 集積回路(図示せず)の上に互いの間隔が不規則となるように配置する。


[0073]

各切替回路 6 1 は、第 3 の実施形態と同様の方法で各シールド配線 6 0 の接続 先を切り替える。符号 6 7 は、複数のシールド配線 6 0 のうち電気的に接続され た配線を模式的に示している。

[0074]

この構成により、シールド配線60に対する接続の変更がより一層複雑に行な えるようになるため、セキュリティ性がさらに向上する。

[0075]



[0076]

(第4の実施形態)

以下、本発明の第4の実施形態について図面を参照しながら説明する。

[0077]

図10は本発明の第4の実施形態に係る半導体集積回路装置におけるシールド 配線及びLSI配線の構成を示している。

[0078]

図10に示すように、第4の実施形態に係るシールド配線70は、接続部としてのビア72を介して、電源線、接地線(GND)又は集積回路の動作を制御する信号線71と電気的に接続されている。

[0079]

前述したように、微細化が進んだ集積回路に対して物理的な改変を試みる際に 、FIB装置等を用いて複数のシールド配線70を1本ずつ削除するには、加工 時間、工数及び高いスキルを要する。

[0080]

これに対し、薬剤を用いてシールド配線70を全面的に剥離することは比較的に容易である。そこで、薬剤によりシールド配線70の全面を剥離する試みがなされた場合に、シールド配線70が電源線、接地線又は集積回路の動作を制御する信号線71と接続されていることにより、集積回路自体が正常な動作を行なえなくなる。

[0081]

以上のように、第4の実施形態に係る半導体集積回路装置は、シールド配線70と、電源線、接地線又は集積回路の動作を制御する信号線71とがビア72により電気的に接続されるため、シールド配線70がチップの全面にわたって剥離された場合には、半導体集積回路の正常な動作が不能となるので、セキュリティ性が格段に向上する。



なお、第4の実施形態において、シールド配線70は、第1の実施形態に示した構成、又は第2の実施形態に示した構成を採ることが好ましい。

[0083]

(第4の実施形態の第1変形例)

以下、本発明の第4の実施形態の第1変形例について図面を参照しながら説明する。

[0084]

図11は本発明の第4の実施形態の第1変形例に係る半導体集積回路装置にお けるシールド配線及びLSI配線の平面構成を示している。

[0085]

図11に示すように、シールド配線70は、第2の実施形態と同様に、チップ 10の上に、該チップ10の1つの対角線に対して平行となるように折り返しな がら形成されている。

[0086]

さらに、シールド配線70の下側には、チップ10の1つの側面に平行又は垂直な方向に配置された、例えば電源線、接地線又は集積回路の動作を制御する複数の信号線71が形成されている。

[0087]


第1変形例の特徴として、シールド配線70と複数の信号線71とを電気的に接続する複数のビア72が、互いの間隔が不規則となるように設けられている。

[0088]

前述したように、薬剤によりシールド配線70を全面的に剥離すると、ビア72により電気的に接続されていたシールド配線70と信号線71とが切断されてしまい、集積回路自体が正常に動作しなくなる。

[0089]

従って、集積回路を正常に動作させるには、除去されたシールド配線70に代えて、接続されていたビア72をFIB装置等により再度接続する必要がある。 ところが、接続が必要なビア72は、チップ10上に複数あり且つ不規則に配置



[0090]

このように、第1変形例によると、シールド配線70と、電源線、接地線又は 集積回路を制御する信号線71とを電気的に接続する複数のビア72を、チップ 10上に不規則に配置するため、シールド配線70の全面を剥離した後に、接続 が必要なビア72を再度接続する場合に、接続に要する解析時間及び加工時間が 大幅に増大するため、セキュリティ性が確実に向上する。

[0091]

なお、第1変形例において、シールド配線70は、第1の実施形態に示した構成を採ってもよい。

[0092]

(第4の実施形態の第2変形例)

以下、本発明の第4の実施形態の第2変形例について図面を参照しながら説明 する。

[0093]


図12は本発明の第4の実施形態の第2変形例に係る半導体集積回路装置におけるシールド配線及びLSI配線の平面構成を示している。図12において、図11に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0094]

図12に示すように、第2変形例に係る半導体集積回路装置10は、シールド配線70に、信号線(LSI配線)71と電気的に接続されない複数のダミービア73を不規則に設けることを特徴としており、さらに、シールド配線70に対する不正加工を検知する公知の不正加工検知回路80を備えている。

[0095]

集積回路に対して物理的な改変を行なおうと、薬剤によりシールド配線70を 全面的に剥離した後、切断箇所の再接続を試みる場合に、まず再接続が必要な箇 所の解析が必要となる。シールド配線70を剥離したチップ10には、シールド



[0096]

しかしながら、第2変形例においては、信号線71と電気的に接続されない複数のダミービア73を、チップ10上の全面にわたって且つ不規則な位置に配置することにより、レイアウト観察によっても、通常のビア72を特定したり手掛かりを見つけたりすることが極めて困難となるため、解析時間が大幅に増大する。特に、シールド配線70と不正加工検知回路80が形成されたLSI配線層とを接続するビア72の周辺部に、より多くのダミービア73を配置しておくことが好ましい。

[0097]

このように、第2変形例によると、チップ10の全面に電気的に接続されない 複数のダミービア73を不規則に配置するため、レイアウト観察による再接続が 必要な箇所の特定又は手掛かりの発見が極めて困難となる。その結果、シールド 配線70に対して再度接続する再接続箇所を特定する解析時間が大幅に増大する ので、セキュリティ性も格段に向上する。

[0098]

なお、第2変形例においても、シールド配線70は、第1の実施形態に示した 構成を採ってもよい。


[0099]

【発明の効果】

本発明に係る第1の半導体集積回路装置によると、シールド配線層を構成する 下部シールド配線と上部シールド配線とは、その配線の配置方向が互いに交差し ているため、集積回路の配線に生じる寄生容量が平均化されるので、レイアウト 設計が容易になる。

[0100]

本発明に係る第2の半導体集積回路装置によると、シールド配線と集積回路に おける配線との配線の配置方向が互いに斜めに交差しているため、シールド配線



【図面の簡単な説明】

【図1】

本発明の第1の実施形態に係るシールド配線を備えた半導体集積回路装置を示す模式的な断面斜視図である。

【図2】

- (a) は本発明の第1の実施形態に係る半導体集積回路装置におけるシールド 配線層とLSI配線との寄生容量を示す模式図である。
- (b) は比較用であって、従来の半導体集積回路装置におけるシールド配線と LSI配線との寄生容量を示す模式図である。

【図3】

本発明の第1の実施形態に係る半導体集積回路装置における回路の配置例であって、信号遅延を説明するブロック図である。

【図4】

図3に示す半導体集積回路装置における信号のタイミングチャート図である。

【図5】

(a) 及び(b) は本発明の第2の実施形態に係る半導体集積回路を示し、(a) はシールド配線を示す平面図であり、(b) はシールド配線及びLSI配線を部分的に拡大した平面図である。

【図6】

従来の半導体集積回路装置に対して試みられる改変の一例を示す模式的な平面 図である。

【図7】

本発明の第2の実施形態に係る半導体集積回路装置に対して試みられる改変の 一例を示す模式的な平面図である。

【図8】

本発明の第3の実施形態に係る半導体集積回路装置におけるシールド配線の切



替回路の一例を示す模式的な構成図である。

【図9】

本発明の第3の実施形態の一変形例に係る半導体集積回路装置におけるシール ド配線の切替回路の一例を示す模式的な構成図である。

【図10】

本発明の第4の実施形態に係る半導体集積回路装置におけるシールド配線及び LSI配線を示す部分的な断面斜視図である。

【図11】

本発明の第4の実施形態の第1変形例に係る半導体集積回路装置におけるシールド配線及びLSI配線を示す平面図である。

【図12】

本発明の第4の実施形態の第2変形例に係る半導体集積回路装置におけるシールド配線及びLSI配線を示す平面図である。

【図13】

従来のシールド配線を備えた半導体集積回路装置を示す断面斜視図である。

【符号の説明】

1 0	半導体集積回路装置(チップ)
1 1	LSI機能部
1 2	半導体基板
1 3	第1の絶縁膜
1 4	MOSトランジスタ
1 5	第1のLSI配線
1 6	第2のLSI配線
1 7	第2の絶縁膜
2 2	シールド配線層
2 3	下部シールド配線
2 4	第3の絶縁膜
2 5	上部シールド配線

第4の絶縁膜

2 6

3 1 クロック発生器 4 1 第1の配線 第2の配線 4 2 4 3 第3の配線 第4の配線 4 4 第5の配線 4 5 5 2 シールド配線 不正加工接続箇所 5 3 5 4 不正加工切断箇所 6 0 シールド配線 60 a シールド配線 シールド配線 60b シールド配線 60 c シールド配線 6 0 d 60 e シールド配線 6 0 f シールド配線 60 g シールド配線 60 h シールド配線 6 1 切替回路 6 2 a 端子 62b1 端子 6 2 b 2 端子 62 c 端子 6 2 d 端子 62 e 端子 6 2 f 端子 6 2 g 端子 6 2 h 端子

6 3 a


端子


6 3 b	端子
6 3 c	端子
6 3 d	端子
6 4 A	第1のスイッチ回路
6 4 B	第2のスイッチ回路
6 4 C	第3のスイッチ回路
6 4 D	第4のスイッチ回路
6 5	レジスタ
6 6	設定信号線
7 0	シールド配線
7 1	信号線
7 2	ビア (接続部)
7 3	ダミービア

不正加工検知回路


8 0















































【図10】













【書類名】

要約書

【要約】

【課題】 セキュリティ性が高い回路改変防止用のシールド配線を有しなが ら、レイアウト設計が容易な半導体集積回路を得られるようにする。

【解決手段】 半導体集積回路装置10は、LSI機能部11と、その上に 形成されたシールド配線層22とから構成されている。LSI機能部11は、半 導体基板12と第1の絶縁膜13とからなり、半導体基板12には、例えばMO Sトランジスタ14を含む回路素子が形成されている。シールド配線層22は、 第2の絶縁膜17上に順次形成された下部シールド配線23、第3の絶縁膜24 、上部シールド配線25及び第4の絶縁膜26により構成されている。下部シールド配線23と上部シールド配線25とがそれぞれ配置される配置方向は互いに 直交している。

【選択図】

図 1



特願2003-027539

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

氏 名

1990年 8月28日

更理由] 新規登録住 所 大阪府門。

大阪府門真市大字門真1006番地

松下電器産業株式会社